KWALIFIKACJA ELM2 - CZERWIEC 2017 (test 2)

PYTANIE NR 14.
Która z wymienionych grup elementów elektronicznych jest najbardziej narażona na uszkodzenia w wyniku działania ładunków elektrostatycznych?
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Układy scalone CMOS są szczególnie wrażliwe na ESD, bo mają bardzo cienkie warstwy izolacyjne w strukturach MOS, które łatwo ulegają przebiciu przy impulsie wyładowania. Elementy takie jak tranzystory bipolarne czy transoptory zwykle lepiej znoszą ładunki elektrostatyczne niż układy MOS/CMOS.

Pełne wyjaśnienie:

Wyładowania elektrostatyczne (ESD) to krótkie impulsy prądowo-napięciowe powstające np. przy dotknięciu elementu naelektryzowanym człowiekiem lub narzędziem. W elektronice montażowej ESD jest groźne, ponieważ może powodować uszkodzenia natychmiastowe (element przestaje działać) albo uszkodzenia utajone (element działa, ale ma obniżoną niezawodność i może ulec awarii później).

Odpowiedź "Układy scalone CMOS." jest poprawna, ponieważ technologia CMOS opiera się na tranzystorach MOS z bramką izolowaną bardzo cienką warstwą dielektryka. Taka struktura jest szczególnie podatna na przebicie i degradację pod wpływem impulsu ESD. W praktyce oznacza to, że układy cyfrowe w CMOS (np. logika, pamięci, mikrokontrolery) wymagają rygorystycznego postępowania antystatycznego.

  • "Tranzystory bipolarne." – mogą ulec uszkodzeniu, ale typowo są mniej wrażliwe na ESD niż elementy z bramką izolowaną, bo ich struktura nie ma tak krytycznie cienkiego izolatora bramki.
  • "Transoptory odbiciowe." – zawierają elementy półprzewodnikowe (np. diodę nadawczą i fotodetektor), więc ESD też bywa ryzykiem, jednak w porównaniu do wielu układów CMOS nie jest to zwykle grupa "najbardziej" narażona w realiach montażu.
  • "Wyświetlacze ciekłokrystaliczne." – mogą być wrażliwe na niewłaściwą obsługę, ale samo LCD nie jest klasycznym przykładem elementu najbardziej podatnego na ESD; częściej problem dotyczy dołączonych sterowników/układów scalonych, a nie samej matrycy.

Wskazówka egzaminacyjna: gdy w odpowiedziach pojawiają się elementy MOS/CMOS oraz elementy bipolarne/elektrooptyczne, a pytanie dotyczy ESD, to zwykle poprawna jest grupa MOS/CMOS. W praktyce na stanowisku montażu stosuj zasady EPA: opaska ESD, mata ESD, wspólne uziemienie, odpowiednie opakowania i unikanie materiałów generujących ładunki.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
ESD to wyładowanie elektrostatyczne, czyli krótki impuls powstający przy rozładowaniu nagromadzonego ładunku. Jest groźne, bo może przebić delikatne struktury półprzewodników lub spowodować uszkodzenia utajone, które ujawniają się dopiero po czasie jako losowe awarie.
W CMOS pracują tranzystory MOS z bramką izolowaną cienką warstwą dielektryka. Impuls ESD może ją przebić lub zdegradować. W elementach bipolarnych nie ma tak krytycznej warstwy izolacyjnej bramki, więc przy podobnych warunkach często są mniej podatne.
Typowe objawy to brak działania układu, zwiększony pobór prądu, niestabilna praca, losowe resety, błędy komunikacji lub sporadyczne usterki zależne od temperatury. Częste są też uszkodzenia utajone: układ działa po montażu, ale szybciej ulega awarii w eksploatacji.
Stosuj obszar chroniony ESD: opaskę na nadgarstek z uziemieniem, matę ESD na blacie, wspólny punkt uziemienia, odpowiednią odzież i obuwie oraz kontrolę wilgotności. Elementy przechowuj i przenoś w opakowaniach antystatycznych, a nie "luzem".
Tak, bo zawierają elementy półprzewodnikowe (diodę i detektor). Bezpieczna obsługa to te same zasady co dla innych podzespołów: praca na macie ESD, opaska uziemiająca, unikanie dotykania wyprowadzeń, przechowywanie w opakowaniach antystatycznych i ostrożne lutowanie.
Mogą, ale często bardziej wrażliwe są dołączone układy sterujące (scalaki) niż sama część ciekłokrystaliczna. Ryzyko rośnie przy obsłudze taśm i złącz. Dlatego LCD i moduły z kontrolerami traktuj jak elementy ESD: pakowanie, mata, opaska i uziemienie.
Najczęstsze błędy to brak opaski lub niepodłączone uziemienie, używanie nieantystatycznych pojemników, dotykanie wyprowadzeń palcami, praca na "gołym" blacie, brak wyrównania potencjałów narzędzi oraz odkładanie układów CMOS poza opakowaniem ochronnym.
W praktyce używa się testera opasek (stanowiskowego) lub okresowych kontroli zgodnych z procedurą zakładową. Kluczowe jest, aby opaska miała dobry kontakt ze skórą i była połączona z właściwym uziemieniem. Sama obecność opaski bez uziemienia nie chroni przed ESD.
Największe ryzyko jest przy wyjmowaniu elementów z opakowań, przenoszeniu między stanowiskami, dotykaniu wyprowadzeń, wkładaniu do podstawek i wpinaniu złącz. Wysokie ryzyko występuje też przy niskiej wilgotności i w obecności materiałów łatwo ładujących się (folii, tworzyw).
Uszkodzenie ESD bywa podstępne: może dawać losowe objawy mimo poprawnego lutowania. Błąd montażu częściej jest stały (zwarcie, zimny lut, odwrotna polaryzacja). W diagnostyce pomaga porównanie z płytką referencyjną, pomiary poboru prądu i podmiana układu na pewny egzemplarz.
info

Statystycznie 47% uczniów zna prawidłową odpowiedź. trudne

W praktyce zawodowej kluczowe jest to, że układy scalone CMOS są szczególnie wrażliwe na ESD, bo mają bardzo cienkie warstwy izolacyjne w strukturach MOS, które łatwo ulegają przebiciu przy impulsie wyładowania.

Źródła:

  • IEC 61340-5-1: Electrostatics — Part 5-1: Protection of electronic devices from electrostatic phenomena — General requirements (norma dotycząca kontroli ESD w obszarach chronionych EPA)
  • ANSI/ESD S20.20: Standard for the Development of an Electrostatic Discharge Control Program for Protection of Electrical and Electronic Parts, Assemblies and Equipment (program kontroli ESD, klasyfikacja wrażliwości i zasady postępowania)

Materiały:

  • Materiały dydaktyczne z technologii półprzewodników (MOS/CMOS) używane w kształceniu techników
  • Instrukcje stanowiskowe ESD stosowane w zakładach montażu elektroniki (procedury EPA)
  • Normy/standardy dotyczące kontroli ESD w obszarach chronionych (EPA)

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego