KWALIFIKACJA ELM6 - STYCZEŃ 2025

PYTANIE NR 34.
Który z wymienionych opisów stanów wejść %I0.1, %I0.2 i %I0.3 oraz stanu wyjścia %Q0.1 jest prawidłowy dla programu przedstawionego na rysunku?
Ilustracja przedstawia schemat logiczny, który jest używany w kontekście egzaminu zawodowego dla technika mechatronika,
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Wyjściowa bramka jest NOR, czyli negacją sumy logicznej.
Górna OR daje %I0.1+%I0.2+%I0.3 (stała 0 nic nie zmienia), dolna AND ze stałą 0 daje zawsze 0. NOR neguje wynik OR, więc %Q0.1=1 tylko wtedy, gdy wszystkie trzy wejścia mają stan 0.

Pełne wyjaśnienie:

W schemacie FBD trzeba najpierw rozpoznać działanie bloków logicznych oraz połączeń.

  • Górna bramka OR sumuje sygnały %I0.1, %I0.2, %I0.3 oraz stałą logiczną 0. Ponieważ OR z 0 nie zmienia wyniku, na wyjściu tej bramki otrzymujemy po prostu %I0.1 OR %I0.2 OR %I0.3.
  • Dolna bramka AND ma na jednym z wejść stałą 0. Ponieważ AND z 0 zawsze daje 0, wyjście tej bramki jest równe 0 niezależnie od stanów %I0.1, %I0.2 i %I0.3.
  • Końcowy blok jest oznaczony jako OR, ale ma kółko negacji na wyjściu, więc realizuje funkcję NOR. Oznacza to, że najpierw wykonywana jest suma logiczna dwóch sygnałów doprowadzonych do bloku, a następnie wynik jest zanegowany.

Do wejść bramki NOR trafiają: (1) wynik górnej OR, czyli %I0.1 OR %I0.2 OR %I0.3, oraz (2) wynik dolnej AND, czyli 0. Suma tych sygnałów nadal jest równa %I0.1 OR %I0.2 OR %I0.3 (bo OR z 0 nie zmienia wyniku), a po negacji dostajemy:

%Q0.1 = NOT(%I0.1 OR %I0.2 OR %I0.3)

Taka funkcja przyjmuje stan 1 wyłącznie wtedy, gdy żadne wejście nie jest aktywne, czyli gdy %I0.1=0, %I0.2=0 i %I0.3=0. W każdym innym przypadku przynajmniej jedno wejście ma 1, więc suma OR wynosi 1, a po negacji na wyjściu otrzymujemy 0.

Dlatego poprawny jest opis: "Wyjście %Q0.1=1 tylko dla wejść %I0.1=%I0.2=%I0.3=0". Pozostałe odpowiedzi są błędne, bo sugerują stałe 0/1 na wyjściu albo odwracają warunek zadziałania typowy dla bramki NOR.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
FBD (Function Block Diagram) to graficzny język programowania PLC, w którym logikę buduje się z bloków (np. OR, AND, NOT) połączonych liniami sygnałowymi. Zamiast instrukcji tekstowych analizujesz przepływ sygnałów i zależności logiczne między wejściami a wyjściami.
%I oznacza obszar wejść (Input), czyli sygnały pochodzące np. z czujników lub przycisków. %Q oznacza obszar wyjść (Output), czyli sygnały sterujące np. przekaźnikiem, lampką lub zaworem. Końcówka typu 0.1 wskazuje konkretny bajt i bit.
NOR to negacja bramki OR: najpierw sprawdza, czy jakiekolwiek wejście ma stan 1, a potem neguje wynik. W praktyce NOR daje wyjście 1 tylko wtedy, gdy wszystkie jej wejścia są równe 0. To typowy "detektor zera".
W logice boolowskiej 0 jest elementem neutralnym dla operacji OR: X OR 0 = X. Oznacza to, że jeśli do bramki OR dodasz wejście o stałej wartości 0, to wynik bramki pozostaje taki sam jak bez tego wejścia.
W logice boolowskiej 0 "zeruje" operację AND: X AND 0 = 0. Nawet jeśli pozostałe wejścia są równe 1, to obecność jednego wejścia o wartości 0 powoduje, że wynik całej bramki AND jest 0. To częsty trik w analizie schematów.
Najczęściej świadczy o tym małe kółko na wyjściu (symbol negacji). Jeśli blok wygląda jak OR, ale ma kółko na wyjściu, to jest to NOR. Analogicznie, AND z kółkiem na wyjściu oznacza NAND. Na egzaminie zawsze uwzględniaj ten symbol.
Najpierw uprość gałęzie ze stałymi: OR z 0 pozostaje OR, a AND z 0 daje 0. Potem spójrz na ostatni blok: jeśli to NOR, to wyjście będzie 1 tylko wtedy, gdy na jego wejściu OR jest 0, czyli gdy wszystkie sygnały sumowane są równe 0.
Nie jest konieczna, jeśli rozpoznasz, że końcowa funkcja to NOT(%I0.1 OR %I0.2 OR %I0.3). Taka postać od razu mówi, że wyjście jest 1 tylko dla kombinacji 0-0-0. Tablica prawdy pomaga jednak w kontroli, gdy masz wątpliwości.
Najczęściej: pominięcie kółka negacji i potraktowanie NOR jak OR, albo założenie, że wyjście jest aktywne "gdy coś działa" (czyli gdy wejścia są 1). Drugi błąd to ignorowanie wpływu stałej 0 i nieuproszczenie gałęzi AND/OR.
W sygnalizacji stanów spoczynkowych i w układach bezpieczeństwa, np. gdy lampka "OK" ma świecić tylko wtedy, gdy żaden czujnik nie zgłasza alarmu. To także bywa używane jako warunek zezwolenia na start: start możliwy, gdy brak aktywnych blokad.
info

Około 42% zdających odpowiada poprawnie na to pytanie. trudne

W praktyce zawodowej kluczowe jest to, że wyjściowa bramka jest NOR, czyli negacją sumy logicznej.Górna OR daje %I0.1+%I0.2+%I0.3 (stała 0 nic nie zmienia), dolna AND ze stałą 0 daje zawsze 0.

Źródła:

  • IEC 61131-3:2013, Programmable controllers – Part 3: Programming languages (opis języków PLC, w tym FBD oraz logiki boolowskiej w diagramach bloków)

Materiały:

  • Materiały dydaktyczne do PLC: logika boolowska i tablice prawdy
  • Dokumentacja producenta PLC dotycząca języków IEC 61131-3 (opis FBD)
  • Ćwiczenia z analizy schematów logicznych (OR/AND/NOR) na przykładach

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego