Licznik modulo 10 ma zliczać stany od 0 do 9, a po osiągnięciu 9 wrócić do 0. Ponieważ typowy 4-bitowy licznik zbudowany z przerzutników (np. kaskadowo) ma naturalny zakres 0–15, trzeba dodać układ, który skróci cykl z 16 do 10 stanów.
Realizuje się to przez dekodowanie stanu 10 (binarnie 1010) i wygenerowanie sygnału kasowania. W opisywanym układzie bramka logiczna obserwuje wybrane wyjścia (np. QB i QD) i w chwili, gdy na ich kombinacji pojawia się stan odpowiadający "10", na jej wyjściu powstaje poziom aktywujący reset (tu: niski). Ten sygnał jest doprowadzony do wspólnej linii resetującej przerzutniki oznaczonej jako C.
Jeżeli licznik "zlicza do 16", oznacza to, że reset w ogóle nie zadziałał. Najbardziej bezpośrednią przyczyną jest przerwa w połączeniu między wyjściem bramki a linią resetu, czyli przerwa w obwodzie C – wy. Bramka może nawet poprawnie wykrywać stan 1010, ale brak ciągłości powoduje, że impuls kasowania nie dociera do wejść resetujących, więc układ kontynuuje zliczanie jak zwykły licznik modulo 16.
Dlaczego pozostałe odpowiedzi są niepoprawne?
- Przerwa w obwodzie QB – we 1 lub QD – we 2: dotyczy wejść bramki dekodującej. W wielu rozwiązaniach przerwa na wejściu nie daje "braku sygnału", tylko prowadzi do nieprawidłowych poziomów logicznych, co skutkuje raczej przedwczesnym lub niestabilnym resetowaniem (a nie pełnym cyklem 0–15).
- Zwarcie wyjścia bramki do masy: utrzymuje linię resetu w stanie aktywnym, co zwykle blokuje licznik (np. pozostaje w stanie 0) zamiast pozwalać mu zliczać do 16.
W praktyce serwisowej potwierdza się to pomiarem: na linii resetu powinien pojawić się krótki impuls kasowania przy osiągnięciu stanu 10; brak tego impulsu wskazuje na przerwę w torze wyjście bramki → reset.
