W PCI-Express (PCIe) występują dwie niezależne cechy łącza, o które "zahacza" to pytanie: synchroniczność transmisji oraz dupleks (kierunkowość przesyłu).
Dlaczego "synchronicznej Full duplex"?
PCIe jest interfejsem szeregowym, w którym dane są przesyłane strumieniowo, ale w sposób oparty na zegarze. W praktyce nie musi to oznaczać osobnej, wydzielonej linii zegarowej. W PCIe zegar jest osadzony w sygnale danych, a odbiornik odtwarza go techniką Clock Data Recovery (CDR). To spełnia istotę transmisji synchronicznej: synchronizacja czasowa bitów wynika z zegara (jawnego lub odzyskanego), a nie z mechanizmów typu start/stop.
Tryb full duplex wynika z budowy pojedynczej "linii" (lane) PCIe: składa się ona z dwóch niezależnych par różnicowych, jednej do nadawania (TX) i jednej do odbioru (RX). Dzięki temu możliwa jest jednoczesna transmisja w obu kierunkach.
Dlaczego pozostałe odpowiedzi są niepoprawne?
- "asynchronicznej Full duplex." – asynchroniczność kojarzy się z brakiem zegara i synchronizacją przez bity startu/stopu lub podobny mechanizm (typowe dla RS‑232). W PCIe zegar jest odzyskiwany z danych (CDR), więc to nie jest ten model.
- "synchronicznej Half duplex." – half duplex zakłada naprzemienną transmisję w jednym kierunku na raz. PCIe ma osobne tory TX i RX, więc nie ma potrzeby "przełączania kierunku" jak w half duplex.
- "asynchronicznej Simplex." – simplex oznacza tylko jeden kierunek przesyłu. PCIe realizuje komunikację dwukierunkową (full duplex), więc simplex nie pasuje niezależnie od rozważań o zegarze.
Wskazówka egzaminacyjna: nie utożsamiaj "brak osobnej linii zegara" z "asynchronicznością". W nowoczesnych szybkich interfejsach (jak PCIe) zegar często jest odzyskiwany z danych, co nadal oznacza transmisję synchroniczną.
