W systemie mikroprocesorowym kontroler przerwań odpowiada za obsługę sygnałów zgłaszanych przez urządzenia peryferyjne (żądania przerwań). Typowo:
- zbiera wiele linii IRQ z różnych urządzeń,
- może maskować wybrane przerwania,
- ustala priorytety i rozstrzyga, które przerwanie ma być obsłużone,
- sygnalizuje procesorowi przerwanie (np. linią INT) i przekazuje informację potrzebną do wyboru procedury obsługi.
Dlatego, jeżeli blok X na schemacie jest elementem "pomiędzy" peryferiami a procesorem i jest powiązany z sygnałami przerwań, to poprawną identyfikacją jest kontroler przerwań.
Odpowiedź "kontroler DMA" jest błędna, ponieważ DMA służy do przejmowania kontroli nad magistralą w celu wykonania transferu danych pamięć–urządzenie (lub urządzenie–pamięć) z minimalnym udziałem CPU. Kontroler DMA zwykle ma połączenia sterujące z magistralą (żądanie/przyznanie dostępu, sterowanie cyklem odczytu/zapisu), a nie rolę arbitra/przekaźnika dla wielu żądań IRQ.
Odpowiedź "pamięć Cache" jest błędna, bo cache to szybka pamięć buforująca, pracująca w ścisłej współpracy z procesorem (często wbudowana w CPU) i związana głównie z przyspieszaniem dostępu do danych/instrukcji. Na schematach blokowych cache jest elementem hierarchii pamięci, a nie układem zarządzającym przerwaniami.
Odpowiedź "pamięć stała ROM" również nie pasuje: ROM jest nieulotną pamięcią programu/firmware, dołączaną do przestrzeni adresowej. Jej typowe sygnały dotyczą wyboru układu i odczytu, a nie obsługi żądań przerwań. W praktyce ROM przechowuje np. kod startowy, ale nie pełni funkcji sterowania przerwaniami.
Wskazówka egzaminacyjna: przy identyfikacji bloków na schematach patrz na połączenia (IRQ/INT, sygnały magistrali, linie sterujące) i funkcję elementu, a nie tylko na to, że "jest gdzieś obok CPU".
