KWALIFIKACJA ELM6 - PAŹDZIERNIK 2013

PYTANIE NR 17.
Na załączonym rysunku przedstawiono przebiegi czasowe bramki
Ilustracja przedstawia diagram czasowy sygnałów logicznych dla bramki logicznej z dwoma wejściami (X1, X2) i jednym wyjściem
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Bramka AND daje stan wysoki na wyjściu tylko wtedy, gdy jednocześnie wszystkie wejścia mają stan 1. Analizując przebiegi czasowe, trzeba sprawdzić, czy wyjście przyjmuje 1 dokładnie w tych przedziałach, w których oba sygnały wejściowe są równe 1, a w pozostałych jest 0.

Pełne wyjaśnienie:

W przebiegach czasowych bramek logicznych kluczowe jest porównanie stanu wyjścia z kombinacjami stanów na wejściach w tych samych chwilach czasu. Dla bramki AND (koniunkcja) obowiązuje zasada: wyjście ma stan 1 tylko wtedy, gdy wszystkie wejścia mają stan 1. W praktyce, na osi czasu należy znaleźć odcinki, w których oba wejścia są w stanie wysokim; jeśli w tych odcinkach wyjście także jest wysokie, a poza nimi pozostaje niskie, wskazuje to na AND.

Dlaczego pozostałe odpowiedzi nie pasują do takiej zależności?

  • OR: w OR wyjście byłoby równe 1 już wtedy, gdy co najmniej jedno wejście jest 1. To zwykle daje więcej odcinków "1" na wyjściu niż w AND (pojawiają się także wtedy, gdy tylko jedno wejście ma 1).
  • NOT: NOT jest bramką jednoargumentową (ma jedno wejście). Jeśli na rysunku są dwa wejścia, NOT odpada. Nawet przy jednym wejściu wyjście byłoby zawsze negacją tego wejścia, a nie zależnością od dwóch sygnałów.
  • NAND: NAND to negacja AND. Oznacza to, że wyjście byłoby równe 0 tylko wtedy, gdy oba wejścia są 1, a w pozostałych przypadkach byłoby 1. Jeśli na rysunku wyjście przyjmuje 1 wyłącznie przy jednoczesnych jedynkach na wejściach, to jest to AND, nie NAND.

Wskazówka egzaminacyjna: nie oceniaj bramki na podstawie jednego impulsu. Przeanalizuj kilka przedziałów czasu, szczególnie te, gdzie wejścia są: (1,1), (1,0), (0,1) i (0,0). To minimalizuje ryzyko pomyłki między AND/OR oraz AND/NAND.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Bramka AND (koniunkcja) wystawia na wyjściu stan 1 tylko wtedy, gdy wszystkie jej wejścia mają stan 1 w tej samej chwili. Jeśli chociaż jedno wejście ma 0, wyjście jest 0. To typowy "warunek spełnienia wszystkich wymagań".
Porównaj odcinki czasu, w których oba wejścia są w stanie 1. Dla AND wyjście ma 1 tylko w tych odcinkach. Gdy któreś wejście spada do 0, wyjście także powinno spaść do 0. Analizuj sygnały w tych samych chwilach osi czasu.
Bo w obu przypadkach wyjście bywa równe 1 w niektórych fragmentach czasu. Różnica jest w warunku: OR daje 1 już przy jednym wejściu równym 1, a AND dopiero przy dwóch jedynkach naraz. Pomyłka wynika z patrzenia tylko na "czy wyjście ma jedynki", a nie kiedy dokładnie.
NAND to negacja funkcji AND: działa jak AND, a następnie odwraca wynik. W praktyce NAND ma wyjście 0 tylko dla wejść (1,1), a w pozostałych przypadkach ma 1. Jeśli na przebiegach wyjście jest głównie "1" i tylko znika przy (1,1), to wskazuje na NAND.
Typowa bramka NOT jest jednoargumentowa, czyli ma jedno wejście i wyjście będące jego negacją. Jeśli na schemacie/przebiegach widać dwa niezależne wejścia, odpowiedź NOT zwykle jest błędna. Uwaga: w praktyce spotyka się układy z negacją sygnału, ale nie są to bramki dwuargumentowe.
Najpewniej jest znaleźć fragmenty czasu odpowiadające czterem stanom wejść: (0,0), (0,1), (1,0), (1,1). Dla AND wyjście jest 1 tylko przy (1,1). Dla OR wyjście jest 1 przy (0,1), (1,0) i (1,1). To podejście minimalizuje zgadywanie.
Bramki logiczne reagują na stany wejść w tej samej chwili. Jeśli porównasz wejście z wyjściem z przesunięciem (np. patrząc na inny moment osi czasu), możesz błędnie uznać, że wyjście "kopiuje" jedno z wejść. Dlatego zawsze zestawiaj wartości w tych samych punktach czasu.
AND często realizuje warunek bezpieczeństwa lub zezwolenia, np. ruch siłownika tylko gdy spełnione są dwa warunki naraz: zamknięta osłona i aktywny sygnał start. W diagnostyce pomaga to sprawdzać, czy brak jednego sygnału wejściowego blokuje wyjście zgodnie z założeniem.
Typowe błędy to: ocenianie tylko jednego impulsu zamiast całego przebiegu, mylenie AND z OR (bo oba "czasem mają 1"), nieuwzględnienie negacji (AND vs NAND) oraz porównywanie sygnałów w innych chwilach czasu. Pomaga analiza kilku przedziałów i sprawdzenie wszystkich kombinacji wejść.
Ćwicz na zestawach zadań: (1) tablice prawdy, (2) przebiegi czasowe z dwoma wejściami, (3) proste układy mieszane AND/OR/NOT. W symulatorze ustaw różne impulsy na wejściach i obserwuj wyjście. Na egzaminie stosuj zasadę: najpierw znajdź fragment (1,1), potem porównaj resztę.
info

Statystycznie 47% uczniów zna prawidłową odpowiedź. trudne

Specjaliści zwracają uwagę: "Bramka AND daje stan wysoki na wyjściu tylko wtedy, gdy jednocześnie wszystkie wejścia mają stan 1."

Źródła:

  • Wikipedia: AND gate (logic), https://en.wikipedia.org/wiki/AND_gate - accessed 2026-02-18
  • Wikipedia: NAND gate, https://en.wikipedia.org/wiki/NAND_gate - accessed 2026-02-18

Materiały:

  • Podręcznik/rozdział o algebrze Boole’a i bramkach logicznych (układy cyfrowe)
  • Zadania z rozpoznawania bramek na podstawie tabel prawdy i przebiegów czasowych
  • Symulator logiki cyfrowej do ćwiczeń (wejścia, wyjścia, generatory impulsów)

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego