(
Zapomniałem hasła
)
ZALOGUJ SIĘ
ZAREJESTRUJ SIĘ
STRONA GłÓWNA
TWÓJ PAKIET PREMIUM
MOJE WYNIKI
MOJE EGZAMINY
PRÓBNE EGZAMINY ZAWODOWE
KWALIFIKACJE W ZAWODZIE
NAUKA ZDALNA
GENERATOR TESTÓW
ARCHIWUM ARKUSZY
WSPÓŁPRACA
KONTAKT
ZAINSTALUJ APLIKACJĘ
LOGOWANIE
(
Zapomniałem hasła
)
ZALOGUJ SIĘ
LUB
ZAREJESTRUJ SIĘ
STRONA GŁÓWNA
TWÓJ PAKIET PREMIUM
MOJE WYNIKI
MOJE EGZAMINY
PRÓBNE EGZAMINY ZAWODOWE
KWALIFIKACJE W ZAWODZIE
NAUKA ZDALNA
GENERATOR TESTÓW
ARCHIWUM ARKUSZY
WSPÓŁPRACA
KONTAKT
KWALIFIKACJA ELM5 - STYCZEŃ 2016
Udostępnij jako egzamin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
Pytanie 1 - brak odp.
Pytanie 2 - brak odp.
Pytanie 3 - brak odp.
Pytanie 4 - brak odp.
Pytanie 5 - brak odp.
Pytanie 6 - brak odp.
Pytanie 7 - brak odp.
Pytanie 8 - brak odp.
Pytanie 9 - brak odp.
Pytanie 10 - brak odp.
Pytanie 11 - brak odp.
Pytanie 12 - brak odp.
Pytanie 13 - brak odp.
Pytanie 14 - brak odp.
Pytanie 15 - brak odp.
Pytanie 16 - brak odp.
Pytanie 17 - brak odp.
Pytanie 18 - brak odp.
Pytanie 19 - brak odp.
Pytanie 20 - brak odp.
Pytanie 21 - brak odp.
Pytanie 22 - brak odp.
Pytanie 23 - brak odp.
Pytanie 24 - brak odp.
Pytanie 25 - brak odp.
Pytanie 26 - brak odp.
Pytanie 27 - brak odp.
Pytanie 28 - brak odp.
Pytanie 29 - brak odp.
Pytanie 30 - brak odp.
Pytanie 31 - brak odp.
Pytanie 32 - brak odp.
Pytanie 33 - brak odp.
Pytanie 34 - brak odp.
Pytanie 35 - brak odp.
Pytanie 36 - brak odp.
Pytanie 37 - brak odp.
Pytanie 38 - brak odp.
Pytanie 39 - brak odp.
Pytanie 40 - brak odp.
zatwierdź
PYTANIE NR 14.
Jak należy połączyć wyjście układu TTL z wejściem układu CMOS? Oba układy są zasilane napięciem +5 V.
A.
Zastosować rezystor podciągający.
B.
Zastosować diodę separującą.
C.
Rozdzielić wejście-wyjście kondensatorem.
D.
Rozdzielić wejście-wyjście trymerem.
Zostaw bez odpowiedzi
Wyjaśnienie poprawnej odpowiedzi:
Połączenie wyjścia układu TTL (Transistor-Transistor Logic) z wejściem układu CMOS (Complementary Metal-Oxide-Semiconductor) wymaga uwzględnienia różnic w poziomach logicznych, które mogą być akceptowane przez te dwa typy układów. Układy TTL i CMOS, mimo że oba są zasilane napięciem +5 V, różnią się charakterystykami wejściowymi. Układy CMOS wymagają wyższego minimalnego napięcia na wejściu do poprawnego rozpoznania stanu wysokiego. Zastosowanie rezystora podciągającego do +5 V na wyjściu TTL zapewnia, że napięcie na wejściu CMOS będzie wystarczająco wysokie, aby zostało poprawnie zinterpretowane jako stan wysoki.
Sprawdź odpowiedź
<< Poprzednie
Następne >>
Sprawdź cały test
Sprawdź odpowiedź
Następne >>
<< Poprzednie
Sprawdź cały test
Udostępnij jako egzamin
submit_confirm
×
📱
Zainstaluj aplikację
Szybszy dostęp do testów
Zainstaluj
×
📡 Brak połączenia internetowego