W zadaniach tego typu wyjście y jest sterowane sygnałem s, czyli układ działa w dwóch różnych trybach zależnie od stanu wejścia sterującego. Należy więc rozpatrzyć osobno przypadek s = 0 oraz s = 1 i dopiero wtedy przypisać poprawną zależność na y.
Dla s = 0 poprawna zależność wskazuje, że wyjście jest wymuszane na stan wysoki: y = 1. Taki zapis oznacza, że niezależnie od tego, jakie są sygnały a i b, na wyjściu otrzymujemy logiczną "1" (np. przez podanie stałej jedynki na tor wyjściowy w tym trybie).
Dla s = 1 wyjście przestaje być stałe i zaczyna zależeć od wejść a i b. Zależność y = a + b jest typowym zapisem sumy logicznej (OR): wyjście jest równe "1", gdy przynajmniej jedno z wejść ma stan "1".
Dlaczego pozostałe odpowiedzi są niepoprawne?
- Warianty z y = 0 dla s = 0 przeczą założeniu, że w tym trybie wyjście ma być w stanie wysokim (zamieniają wymuszenie "1" na "0").
- Warianty z y = a ∙ b dla s = 1 opisują iloczyn logiczny (AND), czyli sytuację, w której "1" pojawia się dopiero wtedy, gdy oba wejścia są równe "1". To inna funkcja niż suma logiczna i prowadziłaby do innego zachowania układu.
Na egzaminie warto pilnować konwencji zapisu: w logice cyfrowej "+" bywa używane jako OR, a "∙" jako AND. Gdy rysunek/schemat jest dołączony, zawsze weryfikuj to po symbolach bramek i połączeniach, a nie po intuicji z matematyki.
