Rezystor podciągający dołączony do wyjścia bramki TTL wykorzystuje się głównie wtedy, gdy sygnał z TTL ma sterować wejściem układu CMOS. Powód jest praktyczny: rodziny TTL i CMOS mają różne poziomy napięć uznawanych za stan wysoki.
W typowych układach TTL napięcie wyjściowe stanu wysokiego VOH może być niższe niż napięcie zasilania (szczególnie przy obciążeniu), natomiast wejście CMOS oczekuje, że stan wysoki przekroczy minimalny próg VIH (często wyrażany jako ułamek VCC). W efekcie zdarza się, że "1" z TTL jest na granicy rozpoznania przez CMOS.
Dodanie rezystora podciągającego do VCC powoduje, że gdy wyjście TTL jest w stanie wysokim (i nie musi silnie przewodzić), rezystor pomaga "dociągnąć" napięcie w górę, bliżej VCC. To zwiększa margines napięciowy i poprawia niezawodność odczytu stanu wysokiego przez CMOS. Dlatego poprawna jest odpowiedź "sprzęgania układów TTL→CMOS."
Pozostałe odpowiedzi nie pasują do tej sytuacji:
- "likwidacji hazardu statycznego w układach TTL." Hazard statyczny wynika z logiki i opóźnień propagacji w sieci bramek; usuwa się go zmianą struktury funkcji logicznej lub synchronizacją, a nie rezystorem na wyjściu.
- "dopasowania impedancyjnego w układach TTL." Dopasowanie impedancyjne dotyczy transmisji sygnałów w liniach długich (terminacja). Pull-up przy wyjściu TTL do celów interfejsowania z CMOS nie jest terminacją i nie rozwiązuje problemów falowych w typowym sensie.
- "sprzęgania układów CMOS→TTL." W tym kierunku wyjście CMOS zwykle osiąga poziom wysoki bliski VCC, więc spełnia wymagania wejścia TTL bez dodatkowego podciągania. Problem zbyt niskiego "1" dotyczy przede wszystkim przejścia TTL→CMOS.
W praktyce dobór wartości rezystora jest kompromisem: zbyt mała wartość może nadmiernie obciążać wyjście TTL w stanie niskim (większy prąd), a zbyt duża pogarsza szybkość narastania (wpływ pojemności wejściowej). Na egzaminie kluczowe jest jednak rozpoznanie celu: zapewnienie poprawnego poziomu logicznego przy interfejsowaniu TTL→CMOS.
