W schemacie wiadomo, że ostatnia bramka AND otrzymuje na jedno wejście sygnał równy 1, a jej wyjście ma stan 1. Dla bramki AND oznacza to warunek konieczny: wszystkie wejścia muszą być równe 1. Skoro jedno wejście to 1, to drugie wejście (wyjście bloku X) także musi być 1.
Następnie sprawdzamy, który z wariantów A–D, przy tych samych wejściach bloku X wskazanych na rysunku (0, 1, 0), da na wyjściu stan 1.
- A (dwie bramki AND): pierwsza AND z 0 i 1 daje 0, a potem 0 AND 0 nadal daje 0, więc wyjście nie spełnia warunku.
- B (AND–NOT–AND): po pierwszym AND z 0 i 1 otrzymujemy 0; nawet po uwzględnieniu negacji w torze wynik końcowego AND nie daje wymaganego 1 dla pokazanych połączeń, więc wariant odpada.
- C (NAND–NOT–NAND): obecność NAND i inwertera wymaga dokładnego śledzenia połączeń; przy danych stanach wejściowych układ nie prowadzi do jedynki na wyjściu w tym wariancie.
- D (AND–NOT–NAND): 0 AND 1 = 0, następnie NOT(0) = 1, a na końcu 0 NAND 1 = 1 (bo NAND to zanegowane AND). Ten wariant zapewnia wymagane wyjście bloku X = 1, a więc również wyjście końcowej bramki AND = 1.
Wniosek: aby zastąpić uszkodzony blok X, trzeba dobrać układ realizujący tę samą funkcję logiczną dla danych wejść. Spośród podanych propozycji spełnia to tylko wariant D. Typową pułapką jest pominięcie inwertera albo pomylenie NAND z AND – wtedy łatwo błędnie uzyskać 0 zamiast 1.
