W sterowniku PLC wyjście (Q) przyjmuje stan wynikający z warunków logicznych zapisanych w programie. Jeżeli w programie występuje zależność czasowa (np. "okno czasowe" o długości 1 s), to nie wystarczy samo ustawienie pojedynczego wejścia na "1" ani zrobienie tego w dowolnym momencie. Trzeba spełnić warunki we właściwej kolejności i w wymaganym czasie.
Prawidłowy sposób wymuszenia stanu wysokiego na Q0.1 polega na tym, aby ustawić stan wysoki na I0.1 i I0.2 w odstępie krótszym niż 1 s. Taki zapis sugeruje, że program sprawdza zgodność dwóch sygnałów w określonym przedziale czasu (np. jeden sygnał "uzbraja" warunek, a drugi musi pojawić się zanim upłynie 1 s). Dopiero wtedy spełnione są przesłanki do załączenia Q0.1.
Dlaczego pozostałe odpowiedzi są niepoprawne?
- "Na czas co najmniej 1 s ustawić stan wysoki na I0.2." – utrzymanie jednego wejścia przez dłuższy czas nie gwarantuje spełnienia warunku współzależności dwóch wejść ani trafienia w okno czasowe zależne od drugiego sygnału.
- "W czasie 1 s ustawić stan wysoki na I0.1." – samo "zmieszczenie się" w 1 s dla jednego wejścia nie realizuje wymaganej sekwencji dwóch wejść; warunek może dotyczyć odstępu między I0.1 a I0.2, a nie czasu trwania jednego sygnału.
- "W odstępie dłuższym od 1 s ustawić stan wysoki na I0.2, następnie stan wysoki na I0.1." – ta odpowiedź wprost łamie warunek okna czasowego (dłużej niż 1 s) oraz może odwracać kolejność zdarzeń wymaganą przez program.
Wskazówka egzaminacyjna: gdy w odpowiedziach pojawia się jednocześnie kolejność oraz odstęp czasu, zwykle kluczowe jest odróżnienie "czas trwania sygnału" od "czasu między dwoma zdarzeniami".
