Kwalifikacje w Zawodzie - Testy zawodowe online | Egzaminy Zawodowe

KWALIFIKACJA ELM6 - STYCZEŃ 2023 (test 3)



PYTANIE NR 35.
Wskaż równanie logiczne realizujące przedstawiony program?
Ilustracja przedstawia schemat logiczny związany z tematyką mechatroniki, co jest istotne w kontekście kwalifikacji
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
W FBD kółko oznacza negację.
Tu zanegowane jest wejście %I0.1 oraz wyjście bloku AND, więc zapis przed uproszczeniem to %Q0.1 = ~(~%I0.1 ˄ %I0.2). Po prawie De Morgana otrzymujemy %I0.1 ˅ ~%I0.2, co odpowiada wskazanej odpowiedzi.

Pełne wyjaśnienie:

W schemacie FBD (Function Block Diagram) symbole małych kółek na połączeniach oznaczają operację NOT wykonaną dokładnie w tym punkcie sygnału. Dlatego nie wystarczy "przepisać" nazwy bramki z bloku (AND), tylko trzeba uwzględnić, które sygnały są odwrócone.

W przedstawionym układzie:

  • wejście %I0.1 ma kółko, więc do bloku AND wchodzi sygnał ~%I0.1,
  • wejście %I0.2 nie ma kółka, więc wchodzi %I0.2,
  • wyjście ma kółko, więc wynik działania AND jest jeszcze raz zanegowany.

Zatem równanie "wprost ze schematu" (przed uproszczeniem) ma postać: %Q0.1 = ~(~%I0.1 ˄ %I0.2).

Następnie stosuje się prawo De Morgana: ~(A ˄ B) = ~A ˅ ~B. Podstawiając A = ~%I0.1 oraz B = %I0.2 dostajemy: ~(~%I0.1 ˄ %I0.2) = ~(~%I0.1) ˅ ~(%I0.2). Pojawia się podwójna negacja ~(~%I0.1), która upraszcza się do %I0.1. Ostatecznie: %Q0.1 = %I0.1 ˅ ~%I0.2.

Pozostałe odpowiedzi są błędne, bo zakładają negację obu wejść, brak negacji wyjścia albo inną strukturę logiczną niż wynika z położenia kółek. Typowa pułapka egzaminacyjna polega na pominięciu negacji na wyjściu lub na błędnym "intuicyjnym" wniosku, że skoro w środku jest AND, to wynik też musi być AND.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Co oznacza małe kółko (negacja) na wejściu w schemacie FBD PLC?
Małe kółko na wejściu oznacza, że sygnał jest odwracany (NOT) dokładnie w tym miejscu, zanim trafi do bloku logicznego. Czyli do bramki nie wchodzi %I0.1, tylko jego negacja ~%I0.1. To częsta pułapka przy przepisywaniu schematu na równanie.
Co oznacza negacja na wyjściu bloku AND w FBD?
Kółko na wyjściu mówi, że po wykonaniu operacji AND wynik jest jeszcze raz zanegowany. W praktyce jest to "AND z negacją wyjścia", czyli funkcja NAND (z uwzględnieniem ewentualnych negacji na wejściach). Bez tej negacji końcowe równanie będzie miało inny sens.
Jak zapisać równanie dla bloku AND z negacją na wejściu i na wyjściu?
Najpierw zapisujesz to, co dokładnie robi schemat: negacje na wejściach, potem AND, potem ewentualna negacja wyjścia. Dla przykładu: jeśli do AND wchodzi ~%I0.1 i %I0.2, a wyjście jest zanegowane, to masz: %Q0.1 = ~(~%I0.1 ˄ %I0.2).
Dlaczego w tym zadaniu wynik to OR, skoro na schemacie jest AND?
Bo negacja na wyjściu "odwraca" wynik AND, a prawo De Morgana pozwala przepisać negację iloczynu logicznego jako sumę logiczną negacji. W efekcie wyrażenie typu ~(A ˄ B) upraszcza się do ~A ˅ ~B. To normalne, że po uproszczeniu zmienia się operator.
Jak działa prawo De Morgana w przekształcaniu równań PLC?
Prawo De Morgana mówi, że negacja AND zamienia się w OR negacji, a negacja OR zamienia się w AND negacji. W zadaniach PLC używa się go, gdy na wyjściu bloku jest kółko albo gdy negacja obejmuje nawias. To pozwala przejść z postaci "~(…)" do czytelniejszego równania.
Jakie są najczęstsze błędy przy odczytywaniu FBD z negacjami?
Najczęściej myli się: (1) pominięcie kółka na wyjściu, (2) potraktowanie kółka jak "opis" a nie operator NOT, (3) błędne zastosowanie De Morgana (np. zmiana AND na OR bez zanegowania składników), (4) przeoczenie podwójnej negacji.
Czy da się sprawdzić poprawność równania z FBD tabelą prawdy?
Tak. Ustawiasz wszystkie kombinacje wejść (0/1) i liczysz wynik zgodnie ze schematem, a potem porównujesz z wynikiem równania. Dla dwóch wejść są tylko 4 wiersze, więc to szybka metoda weryfikacji na egzaminie, gdy masz wątpliwość co do negacji.
Jak rozumieć zapis %I0.1 i %Q0.1 w zadaniach ze sterownikami PLC?
To adresy sygnałów w PLC: zwykle %I oznacza wejście (input), a %Q wyjście (output). Część "0.1" to konkretne miejsce/adres bitu. W takich zadaniach traktuj je jak zmienne boolowskie 0/1, które są przetwarzane przez logikę w programie.
Kiedy w automatyce mechatronicznej używa się funkcji typu NAND/NOR?
Gdy potrzebujesz logiki "blokującej" lub warunków bezpieczeństwa, np. wyjście ma być aktywne, gdy spełnione są warunki, ale z jednym sygnałem awaryjnym odwracającym działanie. Funkcje z negacją na wyjściu często upraszczają schemat i zmniejszają liczbę dodatkowych bloków NOT.
Jak przygotować się do zadań egzaminacyjnych z logiki PLC w FBD?
Ćwicz trzy kroki: 1) przepisanie schematu na równanie bez uproszczeń (z nawiasami), 2) zastosowanie De Morgana i podwójnej negacji, 3) szybka kontrola tabelą prawdy. Pomaga też konsekwentne oznaczanie, gdzie dokładnie działa NOT.
info

Około 48% zdających odpowiada poprawnie na to pytanie. trudne

Specjaliści zwracają uwagę: "W FBD kółko oznacza negację.Tu zanegowane jest wejście %I0.1 oraz wyjście bloku AND, więc zapis przed uproszczeniem to %Q0.1 = ~(~%I0.1 ˄ %I0.2)."

Źródła:

  • IEC 61131-3:2013, Programmable controllers — Part 3: Programming languages (FBD, LD, ST) — opis języków i zasad zapisu
  • Wikipedia (PL): "Prawa de Morgana" https://pl.wikipedia.org/wiki/Prawa_de_Morgana (dostęp: 2026-03-02)
  • Wikipedia (PL): "Algebra Boole’a" https://pl.wikipedia.org/wiki/Algebra_Boole%E2%80%99a (dostęp: 2026-03-02)

Materiały:

  • Materiały dydaktyczne o IEC 61131-3 (FBD, LD, ST) używane w pracowni PLC
  • Notatki z algebry Boole’a: prawa De Morgana, podwójna negacja, tabele prawdy
  • Ćwiczenia: przekształcanie schematów FBD z negacjami do równań i odwrotnie
Zobacz też:

Aktualizacja pytania: 03.04.2026



Aktualizacja pytania: 03.04.2026
📡 Brak połączenia internetowego