Wyjście %Q0.0 w sterowniku PLC przyjmuje stan wysoki (logiczne 1) wtedy i tylko wtedy, gdy spełniony jest warunek logiczny zapisany w programie sterownika (pokazanym na ilustracji).
Poprawna kombinacja %I0.1 = 0, %I0.2 = 1, %I0.3 = 1 odpowiada dokładnie temu warunkowi: jedno z wejść musi mieć stan niski (0), a dwa pozostałe muszą mieć stan wysoki (1). W praktyce bardzo często oznacza to, że sygnał %I0.1 działa jako blokada (warunek "nieaktywny"), a %I0.2 oraz %I0.3 są sygnałami zezwalającymi (muszą być aktywne).
- Odpowiedź "%I0.1 = 0, %I0.2 = 0, %I0.3 = 1" jest błędna, ponieważ jeden z wymaganych sygnałów zezwalających ma stan niski. Nawet jeśli część warunku jest spełniona, brak jedynki na właściwym wejściu nie pozwala na ustawienie %Q0.0 na 1.
- Odpowiedź "%I0.1 = 1, %I0.2 = 1, %I0.3 = 0" jest błędna, bo narusza warunek dotyczący wejścia, które musi być w stanie 0, oraz dodatkowo jedno z wejść wymaganych na 1 ma stan 0. To typowy przypadek, gdy student "przestawia" zera i jedynki bez sprawdzenia, które wejście jest negowane w programie.
- Odpowiedź "%I0.1 = 1, %I0.2 = 1, %I0.3 = 1" jest błędna mimo że ma same jedynki. W wielu układach PLC nie chodzi o "jak najwięcej jedynek", tylko o spełnienie konkretnego warunku, np. braku blokady. Jeśli program wymaga %I0.1 = 0, to ustawienie %I0.1 = 1 uniemożliwia załączenie %Q0.0.
Wskazówka egzaminacyjna: przy takich pytaniach warto (1) przepisać warunek logiczny wyjścia w postaci wyrażenia boolowskiego lub (2) szybko zrobić mini-tablicę prawdy tylko dla podanych czterech przypadków i sprawdzić, w którym %Q0.0 przyjmuje 1.
