KWALIFIKACJA ELM6 - STYCZEŃ 2016 (test 2)

PYTANIE NR 38.
Który z poniższych programów należy wgrać do sterownika PLC, aby podanie sygnału "1″ na wejście I0.0 ustawiało "1″ na wyjściu Q0.5, a podanie kolejnej "1″ na to wejście kasowało wyjście Q0.5?
Ilustracja przedstawia cztery schematy programów drabinkowych (ladder logic) używanych w sterownikach PLC, które są częścią
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Aby kolejne podania "1" na wejście I0.0 naprzemiennie ustawiały i kasowały Q0.5, program musi rozdzielić funkcje zapamiętania stanu na dwa działania: ustawienie (SET) i skasowanie (RESET). Najprostszy wariant to dwie sieci, w których ten sam sygnał wejściowy steruje cewką SET oraz cewką RESET wyjścia Q0.5.

Pełne wyjaśnienie:

Wymagane zachowanie to typowa funkcja przełączania (toggle): pierwszy impuls na wejściu powoduje włączenie wyjścia, a następny impuls – jego wyłączenie. W PLC wyjście Q0.5 jest w każdej pętli skanowania wyliczane na podstawie logiki programu, dlatego aby "pamiętało" stan między cyklami, trzeba zastosować mechanizm podtrzymania lub pamięci.

Rozwiązaniem spełniającym warunek naprzemiennego ustawiania i kasowania jest użycie cewek SET i RESET dla tego samego bitu (Q0.5). Cewka SET zapisuje stan 1 i utrzymuje go niezależnie od tego, że sygnał na wejściu zniknie. Cewka RESET analogicznie wymusza 0 i również "nadpisuje" poprzedni stan.

Dlaczego inne typowe konstrukcje są błędne?

  • Cewka zwykła sterowana bezpośrednio z I0.0 nie zadziała jak przełącznik: Q0.5 będzie równe stanowi I0.0 (1 tylko podczas trwania sygnału), więc nie ma zapamiętania.
  • Sam SET bez RESET spowoduje, że wyjście da się włączyć, ale nie da się go skasować kolejnym sygnałem – zostanie w stanie 1.
  • Sam RESET bez SET nie zapewni włączenia wyjścia.
  • Jednoczesne SET i RESET w tej samej sytuacji logicznej (np. w tym samym cyklu dla tego samego warunku) może prowadzić do efektu zależnego od kolejności wykonania sieci/instrukcji, a więc nie gwarantuje wymaganego przełączania.

W praktyce, aby przełączanie było w pełni jednoznaczne, często stosuje się też detekcję zbocza (impuls), tak aby jedno naciśnięcie przycisku wywołało pojedynczą zmianę stanu, a nie wielokrotne zmiany podczas trzymania przycisku. Jednak w ramach tego typu pytania egzaminacyjnego kluczowe jest rozpoznanie, że wymagane są funkcje SET/RESET dla wyjścia Q0.5.

Dodatkowe pytania

Dodatkowe pytania (FAQ):
To tryb, w którym kolejne impulsy na wejściu powodują zmianę stanu wyjścia na przeciwny: pierwszy impuls włącza (1), następny wyłącza (0), kolejny znów włącza. To nie jest sterowanie "jak wejście", tylko zapamiętywanie i zmiana stanu przy zdarzeniu.
Cewka SET zapisuje bit na 1 i utrzymuje go po zaniku sygnału sterującego. Dzięki temu wyjście lub znacznik pozostaje w stanie 1, dopóki nie zostanie skasowane inną instrukcją (najczęściej RESET) albo nie nastąpi restart/wyzerowanie pamięci.
Cewka RESET wymusza stan 0 na tym samym bicie, który wcześniej mógł być ustawiony przez SET lub inną logikę. Po zadziałaniu RESET bit pozostaje równy 0, aż do ponownego ustawienia. To typowy sposób "kasowania" zapamiętanego stanu.
Cewka zwykła bezpośrednio przypisuje stan wyjścia do wyniku logiki w danym cyklu skanowania. Jeśli warunkiem jest I0.0, to Q0.5 będzie 1 tylko wtedy, gdy I0.0 jest 1. Po puszczeniu przycisku wyjście wróci do 0, więc nie ma "pamięci".
W praktyce bardzo często tak, bo trzymanie przycisku może powodować wielokrotne wykonanie logiki w kolejnych cyklach. Detekcja zbocza narastającego zamienia dłuższe naciśnięcie na pojedynczy impuls logiczny. W testach bywa jednak, że zakłada się impulsowe podanie "1".
Najczęstszy błąd to doprowadzenie do sytuacji, w której w tym samym cyklu skanowania mogą zadziałać jednocześnie SET i RESET dla tego samego bitu. Wtedy wynik zależy od kolejności sieci/instrukcji, co daje nieprzewidywalne zachowanie i zwykle nie spełnia warunku naprzemiennego przełączania.
To typowe oznaczenia adresów sygnałów cyfrowych: I jak wejście (Input), Q jak wyjście (Output). Zapis z kropką wskazuje bajt i bit, np. 0.0 to bit 0 w bajcie 0. Dokładna notacja zależy od rodziny sterownika, ale sens jest podobny.
Szukaj programu, w którym ten sam bit wyjściowy jest sterowany mechanizmem pamiętającym, najczęściej parą SET/RESET albo przerzutnikiem SR/RS. Ważne, aby istniała zarówno ścieżka "ustaw", jak i ścieżka "skasuj", uruchamiane kolejnymi zdarzeniami na wejściu.
PLC działa w pętli: odczyt wejść, wykonanie programu, zapis wyjść. To oznacza, że warunek logiczny może być spełniony przez wiele kolejnych cykli podczas jednego naciśnięcia przycisku. Dlatego w zadaniach o "kolejnych jedynkach" ważne jest rozumienie pamięci i impulsów.
Równoważnie można użyć przerzutnika SR/RS, bitu pomocniczego (marker) i negacji aktualnego stanu z detekcją zbocza, albo gotowych bloków "toggle" (jeśli są dostępne w danym środowisku). Na egzaminie zwykle najłatwiej rozpoznać klasyczny układ SET/RESET.
info

Statystycznie 38% uczniów zna prawidłową odpowiedź. bardzo trudne

Eksperci podkreślają: "Aby kolejne podania "1" na wejście I0.0 naprzemiennie ustawiały i kasowały Q0.5, program musi rozdzielić funkcje zapamiętania stanu na dwa działania: ustawienie (SET) i skasowanie (RESET)."

Źródła:

  • IEC 61131-3:2013, Programmable controllers — Part 3: Programming languages (zakres: języki PLC i podstawowe elementy programowania)
  • Siemens Industry Online Support: dokumentacja ogólna dot. TIA Portal/STEP 7 i instrukcji LAD (wyszukiwanie haseł "SET coil", "RESET coil"), https://support.industry.siemens.com/ (dostęp: 2026-03-01)

Materiały:

  • Podręcznik/poradnik do programowania PLC w LAD/FBD (podstawy)
  • Materiały producenta PLC dotyczące instrukcji SET/RESET
  • Ćwiczenia laboratoryjne: realizacja funkcji przerzutnika i przełączania wyjścia przyciskiem

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego