Język LD (Ladder Diagram) opisuje logikę sterowania w postaci "drabinki" złożonej ze szczebli. Każdy szczebel można rozumieć jako zależność logiczną: gdy spełnione są warunki po lewej stronie, to aktywuje się element po prawej stronie (najczęściej cewka lub przypisane wyjście).
Fragment programu uznaje się za napisany prawidłowo, gdy spełnia typowe reguły poprawności dla LD:
- Jednoznaczny przepływ logiki – sygnał/warunek jest "budowany" od lewej szyny do prawej (w praktyce: ocena ciągłości logicznej prowadzi do cewki).
- Poprawne użycie elementów – styki (NO/NC) występują jako warunki, a cewka (lub inny element wyjściowy) jest po prawej stronie szczebla.
- Brak elementów niepodłączonych – nie powinno być symboli, które nie mają sensownego połączenia w strukturze szczebla (np. "oderwany" styk lub gałąź bez dojścia do cewki).
- Spójność składni i semantyki – np. jeśli w danym środowisku obowiązuje określony sposób adresowania wejść/wyjść, to zapis powinien być zgodny z tym sposobem.
Odpowiedź wskazująca właściwy fragment jest poprawna wtedy, gdy pokazany szczebel ma poprawną konstrukcję: warunek wejściowy (np. styk związany z wejściem) steruje cewką/wyjściem, a połączenia są czytelne i logicznie domknięte. W praktyce często jest to prosty układ: pojedynczy styk (warunek) załącza pojedynczą cewkę (wyjście).
Pozostałe fragmenty programów bywają uznawane za niepoprawne, gdy pojawiają się w nich typowe błędy: cewka w niewłaściwym miejscu, brak ciągłości do prawej szyny, nielogiczne rozgałęzienia albo użycie elementu o innym znaczeniu (np. cewki typu SET/RESET) w sytuacji, gdy oczekiwana jest zwykła cewka.
Wskazówka egzaminacyjna: najpierw znajdź cewkę/wyjście w szczeblu, a potem "cofnij się" w lewo i sprawdź, czy wszystkie warunki tworzą poprawną drogę logiczną oraz czy typy styków odpowiadają temu, co ma się wydarzyć (załączenie po spełnieniu warunku czy po jego zaniku).
