KWALIFIKACJA ELM5 - STYCZEŃ 2018

PYTANIE NR 6.
Na rysunku pokazano czasowe przebiegi sygnałów logicznych zarejestrowanych na wejściu zegarowym CLK, wejściu informacyjnym D oraz wyjściu Q przerzutnika typu D. Przerzutnik ten jest wyzwalany
Ilustracja przedstawia czasowe przebiegi sygnałów logicznych związanych z przerzutnikiem typu D, używanym w kontekście
A.
B.
C.
D.
Wyjaśnienie poprawnej odpowiedzi:
Wyzwalanie poziomem wysokim rozpoznasz po tym, że podczas CLK=1 wyjście Q śledzi D (zmienia się wielokrotnie w obrębie impulsu). Gdy CLK=0, zmiany na D nie przenoszą się na Q, więc stan jest zatrzaskiwany. Dla wyzwalania zboczem Q zmieniłoby się tylko w chwili krawędzi CLK.

Pełne wyjaśnienie:

Na wykresie widać trzy sygnały: zegar CLK, dane D oraz wyjście Q elementu typu D. Kluczowe jest to, kiedy Q reaguje na zmiany D.

Jeżeli element jest wyzwalany poziomem (zatrzask D), to ma tzw. "okno transparentności". Dla wersji aktywnej stanem wysokim oznacza to:

  • gdy CLK=1, element jest transparentny i zachodzi zależność Q=D w czasie rzeczywistym (Q może zmieniać się wielokrotnie, o ile D się zmienia),
  • gdy CLK=0, element podtrzymuje ostatni stan na Q i ignoruje późniejsze zmiany D.

Dokładnie taki wzorzec pokazują przebiegi: w czasie poziomu wysokiego CLK wyjście Q odwzorowuje zmiany na wejściu D, a w czasie poziomu niskiego nawet krótki impuls na D nie powoduje zmiany Q. To oznacza wyzwalanie poziomem wysokim sygnału zegarowego.

Dlaczego pozostałe odpowiedzi są błędne?

  • Poziomem niskim — wtedy Q śledziłoby D w przedziałach, gdy CLK=0, a nie gdy CLK=1.
  • Zboczem opadającym — Q aktualizowałoby się tylko w chwili przejścia CLK z 1 na 0; nie powinno "chodzić" za D w środku poziomu wysokiego.
  • Zboczem narastającym — analogicznie, Q zmieniałoby się jednorazowo przy przejściu 0 na 1, a zmiany D w trakcie CLK=1 nie wpływałyby na Q.

Wskazówka egzaminacyjna: jeżeli na wykresie Q zmienia się w obrębie aktywnego poziomu zegara, to niemal zawsze oznacza zatrzask (level-triggered). Gdy Q zmienia się wyłącznie na krawędziach, chodzi o przerzutnik zboczowy (edge-triggered).

Dodatkowe pytania

Dodatkowe pytania (FAQ):
Oznacza to, że gdy CLK=1, układ jest "przezroczysty" i na bieżąco przenosi stan z D na Q. Gdy CLK=0, wyjście Q zatrzaskuje ostatnią wartość i nie reaguje na zmiany D aż do ponownego ustawienia CLK na 1.
Dla wyzwalania zboczem narastającym Q zmienia się tylko w chwili przejścia CLK z 0 na 1. Zmiany D między zboczami nie powinny wpływać na Q. Jeśli widzisz zmiany Q w trakcie poziomu wysokiego, to nie jest wyzwalanie zboczem narastającym.
To typowy objaw zatrzasku D aktywnego poziomem. Gdy CLK jest w stanie aktywnym (tu: 1), układ jest transparentny i Q śledzi D w czasie rzeczywistym. Dlatego każda zmiana na D w tym "oknie" może od razu pojawić się na Q.
Transparentność oznacza, że w czasie aktywnego poziomu zegara (np. CLK=1) wyjście Q zachowuje się jak kopia wejścia D bez oczekiwania na zbocze. W stanie nieaktywnym zegara transparentność znika, a Q przechowuje ostatnią wartość.
Najprościej: zatrzask (level-triggered) zmienia Q przez cały czas trwania aktywnego poziomu CLK (Q może reagować wielokrotnie). Przerzutnik zboczowy (edge-triggered) próbuje D tylko w momencie zbocza i wtedy jednorazowo aktualizuje Q.
Nie. W praktyce spotyka się zarówno elementy zboczowe (flip-flops), jak i poziomowe (latches). W zadaniach egzaminacyjnych rozróżnia się je właśnie po przebiegach: jeśli Q reaguje tylko na krawędź, to zbocze; jeśli śledzi w oknie, to poziom.
Stosuje się je m.in. do prostego podtrzymania danych, buforowania magistrali, zatrzaskiwania stanu w wybranym przedziale czasu oraz w układach, gdzie potrzebne jest "okno" przepuszczania danych. Są proste, ale wymagają uwagi na zjawisko transparentności i warunki czasowe sygnałów.
Bo przy CLK=0 zatrzask aktywny poziomem wysokim jest w trybie podtrzymania. Wejście D nie jest wtedy "przepuszczane" na Q, więc nawet krótki impuls nie ma wpływu na wyjście. Q zachowuje ostatnią wartość zapamiętaną podczas CLK=1.
Najczęstszy błąd to założenie, że skoro jest "D", to na pewno zbocze. Drugi błąd to patrzenie tylko na krawędzie zegara zamiast sprawdzić, czy Q zmienia się w środku poziomu CLK. Warto zawsze przeanalizować osobno zachowanie dla przedziałów CLK=1 i CLK=0.
Najpierw zaznacz przedziały, gdy CLK=1 i gdy CLK=0. Potem sprawdź, czy Q śledzi D w którymś z tych przedziałów (to wyzwalanie poziomem), czy też Q aktualizuje się wyłącznie w chwilach przejść CLK (to wyzwalanie zboczem).
info

To pytanie poprawnie rozwiązuje 41% zdających egzamin. trudne

Eksperci podkreślają: "Wyzwalanie poziomem wysokim rozpoznasz po tym, że podczas CLK=1 wyjście Q śledzi D (zmienia się wielokrotnie w obrębie impulsu)."

Źródła:

  • M. Morris Mano, Michael D. Ciletti, "Digital Design", rozdział o przerzutnikach i zatrzaskach (latches and flip-flops), Pearson (różne wydania)
  • David Money Harris, Sarah L. Harris, "Digital Design and Computer Architecture", sekcja o D latch i D flip-flop oraz timing diagrams, Morgan Kaufmann (różne wydania)
  • Texas Instruments, "SN74HC373 Octal Transparent D-Type Latches" (dokumentacja układu zatrzasków D, opis działania i przebiegi czasowe), https://www.ti.com/lit/ds/symlink/sn74hc373.pdf - accessed 2026-02-18

Materiały:

  • Podręcznik do techniki cyfrowej omawiający D-latch i D flip-flop oraz przebiegi czasowe
  • Noty katalogowe układów logicznych (np. zatrzaski i przerzutniki D) z diagramami czasowymi
  • Ćwiczenia z analizą timing diagrams (CLK, D, Q) oraz identyfikacją typu wyzwalania

Aktualizacja pytania: 31.03.2026



Aktualizacja pytania: 31.03.2026
📡 Brak połączenia internetowego